

미래기술육성센터 2022년 하반기 과제공모 기술분야

1. 반도체 설계/Simulation 고도화
2. 신개념 반도체
3. 미세 메모리 소자 구현을 위한 공정 및 소재
4. 미세 시스템 반도체 소자 구현을 위한 로직 공정 및 소재
5. Cognitive Map
6. 차세대 스마트홈 플랫폼
7. 차세대 실감 인터렉션
8. 신개념 모바일 헬스
9. 온라인 소비자 오피니언 분석
10. 차량내 탑승자 모니터링 시스템
11. 차세대 디스플레이
12. 차세대 통신
13. 모바일 기능성 신소재
14. 차세대 센서
15. 차세대 배터리
16. 차세대 가전 혁신 소재
17. 차세대 바이오 치료제
18. 바이오 치료제 생산을 위한 공정
19. 기타

1. 반도체 설계 및 Simulation

1) 차세대 SoC향 설계 플랫폼

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - HPC, AI 및 기타 고사양 제품에 적용되는 차세대 SoC는 Big Die와 Heterogeneous Multi Die를 사용한 고성능/고효율 Design이 필요 - 메모리 BW(Bandwidth) 증가에 따라 HBM 탑재 수량이 증가하는 추세로 2.5D/3D 설계 기반 기술에 대한 니즈 증대
세부사례	<ul style="list-style-type: none"> ① 2.5D/3D 설계 <ul style="list-style-type: none"> - Die-to-Die Interconnection을 위한 High-bandwidth Interface 설계 - 3DIC 전용 Testability (Die간 연동성 기반 DFT) ② Big Die 설계 <ul style="list-style-type: none"> - High Power SoC(>1000W)향 설계 방법론 - 차세대 서버 SoC향 Virtualization Solution에 대한 Feature 발굴 및 관련 Solution ③ Machine Learning 기반 Advanced Design 방법론 <ul style="list-style-type: none"> - ML기반 PPA Optimization - 설계 TAT 단축

2) ML 및 AI를 활용한 Simulation Platform (V-NAND향 회로)

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 설계 난이도 증가에 따른 TAT 혁신 및 완성도 확보 필요 - Machine Learning과 Artificial Intelligence를 이용한 반도체 회로 설계 및 최적화 - VNAND가 고층화 되면서, WL Loading을 구동하기 위한 Pump 회로의 전력 소모와 면적이 커지고 있음 - 이를 극복하기 위한 최고 효율의 VNAND 향 최적 고전압 생성 Pump 회로
세부사례	<ul style="list-style-type: none"> ① Analog Layout 자동화 <ul style="list-style-type: none"> - 모든 동작 조건에서 Mismatch를 최소화할 배치 최적화 알고리즘 - Clock Power 및 Decoupling Cap 배치 기술, Clock Driver 배치 기술, Clock Routing Pitch, 연결 기술 ② DRAM Core IP(BLSA/SWD) Library 개발 <ul style="list-style-type: none"> - Area 최적화를 위한 단위 IP 구성 방법 및 구성별 Place & Route 방법을 찾고 Library화 하여 PPA(Power, Performance & Area) 최적화 설계를 위한 Template 개발 ③ Analog Input/ Output 회로 설계 최적화 <ul style="list-style-type: none"> - Memory Tx/Rx I/O Path의 성능을 결정하는 Analog 회로 (CML Divider, Phase Splitter, Sense Amp 등) 설계에 있어 사양에 맞는 구조 결정, 소자 Sizing(PPA)에 AI/ML 기반의 진보된 방법론을 적용하여 최적 I/O 성능 구현

구분	주요 내용
세부사례	<p>④ 차세대 VNAND 향 초고효율 Pump</p> <ul style="list-style-type: none"> - 외부전압 2.5V로부터 30V, 12V, 4V 등의 다양한 고전압 생성 Pump 회로에 대해 이론적 한계에 근접하거나 이를 뛰어넘은 초고효율의 Pump 회로 설계 기법 <p>⑤ 초저전력 Pump</p> <ul style="list-style-type: none"> - 최소한의 Power를 소모하며 미래 VNAND의 High Cap. Loading을 구동 - 초고효율 Pump 혹은 저전력 Pump 회로 설계 <p>⑥ 최소 면적의 Pump</p> <ul style="list-style-type: none"> - 고효율, 저전력을 달성하면서 회로 면적을 최소화 할 수 있는 미래 VNAND 향 Pump 회로 설계 <p>⑦ 상기의 ④, ⑤, ⑥을 모두 만족하면서 차세대 초고층 VNAND 구동에 최적화된 고전압 Pump 회로 설계</p>

3) Fab 자동화를 위한 AI기반 Robotics

구분	주요 내용
활용 분야	<ul style="list-style-type: none"> - 환경 안전 Risk 제거를 위해 Robotics 자동화 기반의 Fab 설비 유지/보수/관리 작업 자동화에 활용 - 기존의 단순 물류 자동화 단계를 넘는 자율 무인 Fab 구축 활용
세부사례	<ul style="list-style-type: none"> ① 사람처럼 환경/사물을 빠르게 인지하고 상황을 (Fast & Reliable Sensing/Perception) <ul style="list-style-type: none"> - 실시간으로 빠르게 물체 및 환경을 인식 ② 사람처럼 대상 물체 및 환경을 기민하게 조작 (Dexterous Manipulation) <ul style="list-style-type: none"> - 로봇 팔과 손으로 Manipulation 행동 유형 학습 및 非학습 물체 조작을 위한 행동 생성 ③ 사람처럼 좁은 공간內에 이동 가능한 高精度 자율주행 <ul style="list-style-type: none"> - 카메라, IMU, LiDAR 등을 바탕으로 Fab에서 로봇의 위치 추정 및 주행을 정밀하게 하는 SLAM ④ Continuum Robot Platform <ul style="list-style-type: none"> - 설비 內 협소 공간 움직임을 위한 고강성/소형/구동 메커니즘 및 장애물 회피를 위한, Path Planning 및 Configuration 교시

4) 반도체 미세화에 따른 원자 수준 Simulation 고도화

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 반도체 미세화에 따른 대규모 원자 수준 Simulation 필요성이 증가하고 있고 이를 통해 다양한 반도체 소재에 대한 기계적·열역학적·전기적 물성 및 반응 해석에 활용 - 새로운 원자 수준 Simulation의 차세대 반도체 실제 공정 및 구조를 반영할 수 있는 소재 발굴에 활용
세부사례	<p>① 대규모 병렬화 및 Simulation 고속화</p> <ul style="list-style-type: none"> - 원자 수준 Molecular Dynamics 시뮬레이션으로 Full Device 및 실제 공정 묘사가 가능한 방법론 고속화 및 다양한 Rare-event Sampling / Accelerated Dynamics 의 접목 - 신규 아키텍처(GPU/CPU hybrid 등)에 최적화된 병렬 분산 계산 알고리즘 개발 및 Accelerated Dynamics / Rare Event Sampling 등의 고속화 알고리즘 접목을 통한 기존 MD시뮬레이션의 한계 극복 <p>② 다양한 소재間 상호 작용에 관한 방법론</p> <ul style="list-style-type: none"> - 다양한 공정(ALD, CVD, PVD 등)과 소재의 거동을 표현할 수 있는 모델 Coverage 확장 (산화물/질화물 등의 전통적인 반도체 소재 外 금속, 합금 재료 등의 물성 해석에 필요한 상호 작용) - AI 등의 다양한 접근 방법을 활용한 신규 물질 상호 작용에 대한 신속한 확장 방법론 개발 <p>③ AI기반 Meshless 3D Simulation</p>

구분	주요 내용
	<ul style="list-style-type: none"> - Mesh 기반으로 수행되는 다양한 물리 Simulation의 TAT-Coverage-정합성 Tradeoff를 AI로 극복 - 정형/비정형 Mesh의 Graph Network 변환 및 Simulation 상황에 따라 적응적으로 Network의 Resolution을 조절하는 알고리즘 필요 <p>④ AI기반 물리 방정식 고속 Solver</p> <ul style="list-style-type: none"> - Simulator내부의 물리 방정식 (PDE: Partial Differential Equation)의 해를 수치해석기법이 아닌 미분 가능한 Deep Learning (DL) 을 사용하여 직접 구하는 방법 제시

2. 신개념 반도체

1) Scaling Down을 위한 신규 소재 및 차세대 비휘발성 메모리

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Logic 및 Memory · Scaling down의 한계 극복을 위한 신규 소재 연구 · Power 및 speed 향상을 위한 Nonvolatile memory
세부사례	<ul style="list-style-type: none"> ① Scaling down의 한계 극복을 위한 신규 소재 <ul style="list-style-type: none"> - 단채널효과(Short channel effect)의 극복을 위한 2D material 기반 소자의 component <ul style="list-style-type: none"> · 저온 성장을 위한 precursor 및 성장 방법 · 공정성과 낮은 contact 저항을 갖는 metal contact · 낮은 trap density를 갖는 Gate oxide interface - High stability 및 p-type oxide semiconductor <ul style="list-style-type: none"> · 고온 bias 신뢰성 향상을 위한 물질 연구 및 신뢰성 열화 기구 분석 · p-type 신규 소재 및 증착 방법 - Power 및 delay 감소를 위한 신규 저저항 metal - 10나노 이하 DRAM 미세화 한계에 따른 집적도 향상 <ul style="list-style-type: none"> · 3D Cell Line 구조화 (TR+Cap. 적층) · 저온에서 이동도가 높은 채널 新소재

구분	주요 내용
세부사례	<p>② Emerging Nonvolatile Memory</p> <ul style="list-style-type: none"> - Vertical memory 개발을 위한 Atomic Layer Deposition (ALD) 기반 Phase Change Memory <ul style="list-style-type: none"> · ALD向 신물질 및 stack, ALD 공정/precursor 제안 - High Endurance를 갖는 FeFET <ul style="list-style-type: none"> · Endurance 향상을 위한 신규 계면 박막 제안 및 제어/증착 - 저전력 고속동작 특성을 가지는 MRAM <ul style="list-style-type: none"> · Magnetic domain wall motion 또는 Spin orbit torque MRAM용 신물질 및 구조 제안 <p>③ 차세대 저저항 물질</p> <ul style="list-style-type: none"> - 배선의 선폭이 10nm 이하로 감소 됨에 따라 scattering에 의한 급격한 배선 저항 증가 문제 해결 <ul style="list-style-type: none"> · Grain boundary scattering 감소 · Interface scattering 감소 불순물이 낮고, 막(Bulk)밀도가 높은 ALD Metal 공정 <p>④ 실리콘 포토닉스 소자</p> <ul style="list-style-type: none"> - 레이저를 활용한 저전력 초고속 통신 - 활용분야 : 서버-데이터센터간 광통신, 원거리 통신 해결 <ul style="list-style-type: none"> · 실리콘 광소자 및 집적화 · Interface scattering 감소

2) CTF 대체 소자

구분	주요 내용
활용 분야	<ul style="list-style-type: none"> - CTF 기반 3D VNAND Cell을 대체할 수 있는 신규 비휘발성(NVM) 메모리 소자 · CTF Cell 기반 3D VNAND 의 지속적인 적층 단수 증가에 따른 공정 난이도, Cost 증가 등 한계 예상 - (Logic 공정 호환 가능 경우) NVM-in-Logic 응용
세부사례	<ul style="list-style-type: none"> ① 신 물질, 신 구조, 신 개념의 비휘발성 메모리 소자 ② 3D VNAND 구조에 기반한 신규 비휘발성 메모리 소자 ③ Si 기반 공정과 호환 가능 (선택 사항) <p>(참고) 제안 Spec</p> <ul style="list-style-type: none"> · Bit density: >*100Gb/mm² <ul style="list-style-type: none"> - 세대 연장성 (30% 이상/Gen.) 가능성 제시 필요 · Endurance: SLC 기준 100K · Retention: 100℃, 10Hrs

3) 강유전체 활용 반도체 (DRAM향 Ferroelectric 소자)

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 차세대 DRAM 제품, Neuromorphic Synapse 소자, IoT 저전력 반도체 소자 <ul style="list-style-type: none"> · DRMA의 소비 전력, Scaling 한계 등에 따라 NVM 이면서 High speed, 3D 구성 가능성이 있는 강유전 반도체(FeFET)에 대한 관심 증가 - 차세대 메모리(DOb) 제품 <ul style="list-style-type: none"> · BCAT(Buried Cell Array Transistor)/Cap 한계 도래로 Vertical stack 과 Stack height 감소 가능한 Cap-less DRAM향 Ferroelectric 물질 필요
세부사례	<ol style="list-style-type: none"> ① High Performance 구현 가능한 강유전체 물질 개발 <ul style="list-style-type: none"> - <10ns 수준의 Speed 특성 확보 - >1E12 수준의 Endurance 특성 확보 ② 강유전체 산포 및 양산성 확보 <ul style="list-style-type: none"> - 0-phase portion >95% 확보 - Grain size 및 uniformity 제어 ③ 강유전체 게이트 소자 모델링 <ul style="list-style-type: none"> - 물질/소자/회로 모델링 - 파워-성능 특성 Metric

구분	주요 내용
	<p>④ Ferroelectric 박막 구조 분석</p> <ul style="list-style-type: none"> - Ferroelectric 박막의 물리적 구조와 특성 발현의 mechanism 규명을 위한 측정 - 박막에 전압을 가하며 구조 변화와 ferroelectric 특성을 동시에 측정 <p>⑤ Ferroelectric 소자의 산포를 개선</p> <ul style="list-style-type: none"> - Ferroelectric 박막의 grain size 조절 - Ferroelectric 박막의 배향성 조절 <p>⑥ Ferroelectric 소자의 고주파 측정</p> <ul style="list-style-type: none"> - 1GHz 이상에서 소자 동작 monitoring

4) 고성능 로직 Transistor _ Alternative Channel MOSFET

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 고성능 Logic Transistor (고성능, 저전력), Logic 소자 Area Scaling, 3D logic의 2층 transistor · 2nm 이후 대비를 위한 2D MOSFET 개발 및 특성 향상 예) 2D Channel 물질 <ul style="list-style-type: none"> : Graphene, TMDC, MoS₂, WS₂, Di-chalcogenide 등
세부사례	<ul style="list-style-type: none"> ① 2D MOSFET 특성 향상을 위한 低저항 Contact 형성 <ul style="list-style-type: none"> - 2D MOSFET 향 Contact Metal 발굴 - 2D 물질 - Metal Interface 최적화를 통한 저항 감소 ② 2D MOSFET 향 Gate Stack 형성 <ul style="list-style-type: none"> - 2D MOSFET 향 Gate Dielectric, Work Function Metal 물질 개발 ③ Alternative channel 형성 <ul style="list-style-type: none"> - Wafer-scale, High quality(crystallite), Low temp. 공정기반 Channel growth 및 layer transfer - Surface treatment (Dit 감소, Gox 형성) - Si 동등이상의 Band gap 물질 개발 - High-k interface 제어 (EOT scaling) ④ 低저항 Contact 형성 <ul style="list-style-type: none"> - Contact 저항감소 - 低저항interconnection ⑤ 2D channel MOSFET <ul style="list-style-type: none"> - On/Off current 특성 개선 - Si MOSFET과의 Co-integration

5) 고성능 로직 Transistor _ 차세대 2D Transistor 관련

구분	주요 내용
활용 분야	<ul style="list-style-type: none"> - 차세대 Logic 제품 Channel 물질 · 지속되는 Scaling에 따른 Si 기반 MOSFET Logic Tr의 Mobility 한계로 Channel의 mobility 향상 필요 · BandGap을 갖는 TMDC(Transition Metal-Dichalcogenide)는 반도체 특성이 있으면서, 원자 level 두께에서도 높은 Mobility를 가져 차세대 Logic 채널로 유망
세부사례	<ul style="list-style-type: none"> ① 2D Channel materials high quality 성장 <ul style="list-style-type: none"> - 대면적/직성장 2D channel 형성 공정 - 2D mobility >200cm²/Vs, 공정온도 <700C 형성 - Defect 저감 공정 ② 2D향 IL 성장 <ul style="list-style-type: none"> - 2D 계면과 hetero접합 가능한 IL 공정 - Grain Control 및 하부 2D damage free IL 공정 ③ 2D Channel향 Doping/Contact <ul style="list-style-type: none"> - 전극과 2D vdW air gap 존재에 따른 접촉저항 감소 (Si ~100 Ω · μm, 2D materials ~1000 Ω · μm) - 전하 이동 도핑(charge transfer doping) - in-situ 도핑

3. 미세 메모리 소자 구현을 위한 공정 및 소재

1) VNAND Channel

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 차세대 VNAND 제품 <ul style="list-style-type: none"> · 동작 성능 확보를 위해 Channel의 mobility 향상이 필요 · Grain size 증가를 위한 poly silicon 증착 및 결정화 개발 또는 high mobility와 high step coverage를 갖는 막질 개발 필요 · Cell current 향상을 위한 단결정 및 Large Grain Silicon 형성 공정
세부사례	<ul style="list-style-type: none"> ① Channel Silicon Grain Size 증가 <ul style="list-style-type: none"> - 단결정 channel silicon 형성 공정 - 막내 micro-crystalline 생성 억제 공정 - 막내 Hydrogen 저감 증착 공정 ② Channel Silicon Crystallinity 증가 <ul style="list-style-type: none"> - 막내 Defect이 적은 poly silicon 막질 - 막내 Defect Curing(ex. Void, Grain boundary) ③ 균일한 channel 형성 막질 <ul style="list-style-type: none"> - High mobility 막질과 High Step coverage 형성 (Mobility > 20cm²/Vs, Off current < 1e-10A @Vds=5V, ≥95% @A/R ≥100:1)

2) Selective Etching/Depo _ Metal Oxide/Metal의 Selective ALD/ALE

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - DRAM Capacitor의 유전막/전극 · capacitor 박막을 선택적으로 증착하고 제거하는 기법필요 - Logic의 high-k /Metal Gate
세부사례	<p>① Selective ALD (ASD)</p> <ul style="list-style-type: none"> - 패턴된 구조에서 선택적으로 박막 증착 예: MoM (Metal on Metal) 증착 - Selectivity 극대화 (Selectivity $S > 0.99$) 예: inhibitor 적용 <p>② ALE</p> <ul style="list-style-type: none"> - Metal oxide/SiO₂을 선택적으로 건식 제거 예: ZrO₂만 제거하고 SiO₂는 유지 - Metal/SiO₂를 선택적으로 건식 제거 예: TiN만 제거하고 SiO₂는 유지

3) Selective Etching/Depo _ Selective Deposition

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Scaling 한계 돌파와 3D 구조 형성을 위하여 Self-Aligned 공정이 필요한 모든 제품 : VNAND, 3D DRAM, · 반도체 Device가 직면한 집적화 challenges를 극복하기 위하여 필요한 Self-Aligned 2D와 3D 구조에서 원하는 표면에만 원하는 막을 노광 없이 선택적으로 증착
세부사례	<ul style="list-style-type: none"> ① 선택적 metal silicide on Si, not on oxide <ul style="list-style-type: none"> - 3D DRAM. 측면에 photo없이 Si상부에만 contact 물질 증착 Oxide inhibitor ② Spatial 선택적 Metal (Ru, Co, Mo, bottom up metal contact fill) <ul style="list-style-type: none"> - SFO와 유사하게, 빠르게 Bottom Up Contact Metal Fill ③ 선택적 hardmask (HfO, ZrO) on EUV PR, not SiO₂ <ul style="list-style-type: none"> - EUV Hardmask Boosting.

구분	주요 내용
	<p>④ Non-metal, metal doped ALD 증착</p> <ul style="list-style-type: none"> - B, C, Hf, Al 등 source의 안정적 공급 방식 개발 - in-situ doping을 이용한 conformal doping 구현 - 막질 강건화를 위한 고온 ALD용 doping precursor 개발 - 물성 S/C(Step Coverage)를 확보하기 위한 doping gas 상하단 S/C 개선 <p>⑤ 막 내 total trap density 증가 확보</p> <ul style="list-style-type: none"> - Deep trap 증가($1.5 \times 10^{20} \text{ea/cm}^3$ 이상, $E_{\text{trap}} > 1.2 \text{eV}$) - Shallow trap 감소 ($1.5 \times 10^{20} \text{ea/cm}^3$ 이하) - Total trap density 증가 ($3 \times 10^{20} \text{ea/cm}^3$ 이상) <p>→ SiN막질을 기반으로 한 신규 물질의 conformal doping을 위한 new precursor ALD 과 High A/R 에서 vertical conformal doping 로 물성 S/C을 확보할 수 있는 공정</p>

4) Selective Etching/Depo _ 미세 소자 구현을 위한 다양한 선택적 Metal 또는 Dielectric 증착

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 차세대 반도체 제품 공통(DRAM, FLASH, LOGIC) · 차세대 반도체 선택적 증착용 Inhibition과 증착
세부	<p>① 화학적인 이중 표면 inhibition</p> <ul style="list-style-type: none"> - 반도체 공정에서 접하게 되는 다양한 이중 표면 중 특정 표면만 inhibition SiO₂/SiN, SiO₂/Metal, SiO₂/Si, SiN/Si, SiN/Metal → 후속 증착 온도에 안정적이고, 두께 제어 가능한 Inhibition, 열적 안정 구간에 따른 inhibitor 분류 필요 <p>② 지형적인 이중 표면 inhibition</p> <ul style="list-style-type: none"> - 반도체 공정에서 접하게 되는 다양한 구조에서 특정 구조만 inhibition → Flat 표면/각지거나 꺾이는 곳, 측면/평면(top/bottom), 얇은 곳/깊은 곳 <p>③ 증착</p> <ul style="list-style-type: none"> - Inhibitor를 유지하며 증착: SiO₂, SiN, Si, Al₂O₃, Metal, SiOC, SiCN

5) 융복합 Packaging

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - HPC向, Server向의 고성능(High Speed, Wide IO, Low Latency) 제품 활용 가능 * 구조: Memory(HBM) + Logic(Chiptlets) + Interposer(2.5D + 3D)
세부사례	<ul style="list-style-type: none"> ① Hybrid Copper Bonding(HCB) <ul style="list-style-type: none"> - Bumpless, Gapless Bonding으로 Thermal 경쟁력 확보 - 기존 보유 중인 CoW(Chip On Wafer) infra 활용으로 원가 경쟁력 확보 ② 3D IC 적용 FoPKG (Fan out Package) <ul style="list-style-type: none"> - HCB 기반 Fine Pitch 구현으로 미세화 한계 돌파 - 고성능으로 인한 발열 한계 극복 위한 미래소재 ③ 3.5D 융복합 PKG <ul style="list-style-type: none"> - 고성능 2.5D + 3D 구현 위한 Interconnect - 대면적 Bonding 고신뢰성 공정, 소재

4. 미세 시스템 반도체 소자 구현을 위한 로직 공정 및 소재

1) Logic 向 3D Integration

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Monolithic/sequential Logic on Logic 소자 - Heterogeneous Device on Device 소자 · Area scaling 및 개발 지속성을 갖는 3D integration
세부사례	<ul style="list-style-type: none"> ① 3D monolithic integration <ul style="list-style-type: none"> - CFET(Complementary FET) - High Aspect Ratio 구조에서 metal gate 형성 - 低저항 interconnection ② 3D sequential integration <ul style="list-style-type: none"> - <10nm aligned wafer bonding - 고성능 Transistor 특성 확보 가능한 저온 integration ③ Backside 활용 interconnection <ul style="list-style-type: none"> - Backside에서 metallization 적용 ④ 3D integration 向 layout <ul style="list-style-type: none"> - 3D 구조 최적화 layout 구현

2) Selective Etching/Depo _ Metal Oxide/Metal의 Selective ALD/ALE

구분	주요 내용
활용분야	- Logic의 high-k /Metal Gate
세부사례	<p>① Selective ALD (ASD)</p> <ul style="list-style-type: none"> - 패턴된 구조에서 선택적으로 박막 증착 예: MoM (Metal on Metal) 증착 - Selectivity 극대화 (Selectivity $S > 0.99$) 예: inhibitor 적용 <p>② ALE</p> <ul style="list-style-type: none"> - Metal oxide/SiO₂을 선택적으로 건식 제거 예: ZrO₂만 제거하고 SiO₂는 유지 - Metal/SiO₂를 선택적으로 건식 제거 예: TiN만 제거하고 SiO₂는 유지

3) Selective Etching/Depo _ Selective Deposition

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Scaling 한계 돌파와 3D 구조 형성을 위하여 Self-Aligned 공정이 필요한 제품 (Advanced Logic)
세부사례	<ul style="list-style-type: none"> ① 선택적 SiN on Si(Ge), not on SiOCN(SiN) <ul style="list-style-type: none"> - 3DS FET Isolation. SiOCN(SiN) inhibition, inhibitor damage 주지 않고 양질의 SiN 증착 ② 선택적 hardmask (HfO, ZrO) on EUV PR, not SiO₂ <ul style="list-style-type: none"> - EUV Hardmask Boosting. ③ Non-metal, metal doped ALD 증착 <ul style="list-style-type: none"> - B, C, Hf, Al 등 source의 안정적 공급 방식 개발 - in-situ doping을 이용한 conformal doping 구현 - 막질 강건화를 위한 고온 ALD용 doping precursor 개발 - 물성 S/C(Step Coverage)를 확보하기 위한 doping gas 상하단 S/C 개선 ④ 막 내 total trap density 증가 확보 <ul style="list-style-type: none"> - Deep trap 증가 ($1.5 \times 10^{20} \text{ea/cm}^3$ 이상, $E_{\text{trap}} > 1.2 \text{eV}$) - Shallow trap 감소 ($1.5 \times 10^{20} \text{ea/cm}^3$ 이하) - Total trap density 증가 ($3 \times 10^{20} \text{ea/cm}^3$ 이상) <ul style="list-style-type: none"> → SiN 막질을 기반으로 한 신규 물질의 conformal doping을 위한 new precursor ALD 과 High A/R에서 vertical conformal doping 로 물성 S/C (Step Coverage)을 확보할 수 있는 공정

4) ALD 공정向 설비/부품

구분	주요 내용
활용 분야	<ul style="list-style-type: none"> - High Aspect Ratio Device 제조시 Void-Free 및 우수한 Step-coverage를 제공할 수 있는 ALD 공정向 설비/부품 성능 향상
세부사례	<ul style="list-style-type: none"> ① 차세대 Precursor向 Gas Delivery <ul style="list-style-type: none"> - Solid Precursor向 Canister - Solid Precursor 제어 및 모니터링 - 고온/고속/대유량 Gas Delivery ② 반도체 설비向 차세대 가공 <ul style="list-style-type: none"> - Metal 3D 소재 및 부품 제작 - 후처리/표면처리/세정 - 고효율 Heat Transfer/Flow 최적화 ③ 반도체 설비向 내부식성 코팅 <ul style="list-style-type: none"> - Metal 소재의 고온 내부식성 향상 (소재/코팅) - High Aspect Ratio Micro Hole 코팅 - 세라믹 부품向 ALD 코팅

5) 미세 반도체 구조 검사

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Gate All Around 와 같은 새로운 구조 및 미세 반도체 검사에 활용 · 선단 노드 신공정 및 공정 변경점에 대한 잠재 불량 Risk 점검 및 불량 검사에 활용 · 반도체 제조에 사용되는 소재(Chemical내)의 Metal 불순물 제거에 활용
세부사례	<ul style="list-style-type: none"> ① 극미량 불순물 검출력 향상 <ul style="list-style-type: none"> - 수 ppt 원소 검출 (ICP-MS 대체 혹은 개선) - 수 ppt 초고분자 또는 소수성 고분자 검출 (GPC 대체 혹은 개선) - 30nm 이하 파티클 검출 (Liquid Particle Counter, 대체 혹은 개선) ② PDS(Particle Deposition System) <ul style="list-style-type: none"> - 다양한 Size(20~300nm)의 불량 유발. Size 분석을 통한 Min Size 검출 한계 및 Effective Size를 정의하여 최적 검사 방법 구현 ③ eBeam 검사 <ul style="list-style-type: none"> - eBeam 전기적 Image와 GDS(Gas Delivery System)간 Image 차이로 Chip Full Scan을 통해 잠재 불량을 검출 Physical 검증(High Resolution, See Through)연계 ④ Deep Learning 기반 Defect 검출 <ul style="list-style-type: none"> - Big Data Defect Image 기반 Clustering 하여 유효 불량에 Targeting한 Defect 검출 정합성 향상

6) 미세 반도체 구현 공정 (고해상도 EUV 패터닝, Etch, 차세대 CMP 등)

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Gate All Around 와 같은 새로운 구조 및 미세 반도체 구조 구현을 위한 공정 및 소재에 활용 · Pixel Shrinkage 및 High Aspect Ratio Gap-fill 위한 Insitu Boron Doped Poly silicon Depo & Etch 공정 · 차세대 제품 Etch 공정의 Systematic 및 Random Defect 대응력 강화 · GAA 구조 채용한 Logic 제품에 적용
세부사례	<ul style="list-style-type: none"> ① 고해상력 및 Low Dose 가능한 EUV Patterning <ul style="list-style-type: none"> - 고해상력 구현 필요: Etch 공정 마진 확보를 위해 두께 상향이 가능하거나 Etch 내성 상향이 가능한 신소재/신 Develop 공정 - 생산성을 위한 Dose 하향: Dose 하향을 위해 EUV흡수도/이차전지 발생/ 이후 화학반응 효율이 높은 신규 기법 - 30nm 이하 파티클 검출 (LPC 대체 혹은 개선) ② 차세대 Etch 공정 구현을 위한 내식각성 소재 <ul style="list-style-type: none"> - Part 소모 및 부품 Induced defect 최소화를 위한 Plasma 내성이 강한 소재 ③ N/P MOS Gate 종류 별 Metal 박막 Depo <ul style="list-style-type: none"> - Sub Layer 에 Immunity 있는 Film 제어 - GAA 3D 구조(Channel 별, Depth 별) 동일한 Thickness, 농도 구현하는 Depo - 동일 Thickness에서 Film 물성(농도, Density)조정 Scan을 통해 잠재 불량을 검출 ④ Module Process 최적화 제어 (Module 공정 연계) <ul style="list-style-type: none"> - 동일 Metal 박막 Depo 진행 후 Area별 선택적

구분	주요 내용
	<p>Implantaion(이온주입)진행 통한 Modulation 유효 불량에 Targeting한 Defect검출 정합성 향상 - Selective Etching 또는 Surface Treatment 통한 Film Property 보정</p> <p>⑤ 차세대 CMP Planarization을 위한 기능성 소재 - High density에서도 erosion이 최소화 될 수 있는 bulk W CMP slurry - Metal Oxide막질 CMP용 slurry: Metal Oxide corrosion에 의한 recess를 제어할 수 있는 Slurry</p> <p>⑥ High Aspect Ratio Pattern에서 Gap-fill 능력 향상 및 이온 주입 산포 개선 - High Aspect Ratio Pattern 구현 및 Leaning 방지 - Depo/Etch Gap-fill 능력향상 및 Void 개선 - Boron Doping Depo후 Insitu Etch</p>

7) 융복합 Packaging

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - HPC向, Server向의 고성능(High Speed, Wide IO, Low Latency) 제품 활용 가능 * 구조: Memory(HBM) + Logic(Chiplets) + Interposer(2.5D + 3D)
세부사례	<ul style="list-style-type: none"> ① Hybrid Copper Bonding(HCB) <ul style="list-style-type: none"> - Bumpless, Gapless Bonding으로 Thermal 경쟁력 확보 - 기존 보유 중인 CoW(Chip On Wafer) infra 활용으로 원가 경쟁력 확보 ② 3D IC 적용 FoPKG (Fan out Package) <ul style="list-style-type: none"> - HCB 기반 Fine Pitch 구현으로 미세화 한계 돌파 - 고성능으로 인한 발열 한계 극복 위한 미래 소재 ③ 3.5D 융복합 PKG <ul style="list-style-type: none"> - 고성능 2.5D + 3D 구현 위한 Interconnect - 대면적 Bonding 고신뢰성 공정, 소재

5. Cognitive Map

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 정밀한 공간정보 분석을 통해 다양한 신규 서비스 창출 · 3 차원 매핑 정밀한 위치 인식 시맨틱 정보 추출 · Large scale, in the cloud, 자율 갱신 필수
세부사례	<p>① Large Scale Cooperative Visual SLAM</p> <ul style="list-style-type: none"> - 카메라 및 inertial 센서 기반의 SLAM 6 DoF - Crowd sourcing 을 위한 cooperative SLAM - 유지 보수를 위한 자율 갱신 fault 탐지 포함 -> Sub-space (i.e.submap) reconstruction 및 progressive stitching/pruning 필요 <p>② Voxel Level Semantic Labeling</p> <ul style="list-style-type: none"> - 이미지 기반 dense semantic labeling - Locally consistent labeled voxel map 생성 - Fast semantic searching 을 위한 index 관리 -> Visual surface estimation 및 spatiotemporal voxel labeling 필요 <p>③ In-the-Cloud Spatial Intelligence 서비스</p> <ul style="list-style-type: none"> - Tile 기반 localization 및 semantic layer 관리 - RESTful API 기반 database access - On device localization frontend -> Tile 기반 in the cloud database 관리 및 thin-client localization frontend 필요

6. 차세대 스마트 홈 플랫폼

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 점차 지능화 되는 기기와 환경에 맞춰, AI를 활용한 서비스 활발히 적용되고 있음. · Cloud 컴퓨팅 파워 의존성과 Privacy 이슈 有 - 스마트 기기 증가로택내 컴퓨팅 리소스 증가 <ul style="list-style-type: none"> →택내 스마트 기기 활용한 Edge 컴퓨팅 환경의 스마트 홈 플랫폼 연구 개발 및 적용 요구 증대
세부사례	<ul style="list-style-type: none"> ① 다양한 성능과 리소스의 홈 스마트 기기간 분산 AI 프레임워크 <ul style="list-style-type: none"> - 저사양 가전부터 고사양 PC까지 아우르는 분산 컴퓨팅 → 이종 기기 분산 컴퓨팅 프레임워크 필요 → H/W 특징이 고려된 시스템 설계 및 개발 ②택내 사용자 행태 및 동선, 상황 분석 AI <ul style="list-style-type: none"> -택내 기기들만으로 구성된 분산 AI 시스템에 적합한 새로운 AI 필요 -택내 가전 기기들이 사용자 센싱, 데이터 공유 및 학습하는 구조 설계 <ul style="list-style-type: none"> →경량화 분산 처리 → Embedded 기기向 화자/공간 인식 → Embedded 기기向 영상인식 (문자/광고 영역등) →택내 수집되는 데이터 보안 및 Privacy 보호

7. 차세대 실감 인터랙션

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 메타버스의 대두와 함께 현실과 가상을 완벽하게 연결해 줄 상호작용의 강화가 매우 중요 <ul style="list-style-type: none"> · 가상 콘서트, 게임 뿐만 아니라 비대면 업무 솔루션, 헬스케어, 교육 등 다양한 분야로 메타버스 확대 중 · 메타버스에서는 기존 '관찰자' 입장의 경험이 아닌 '참여자' 입장의 몰입도 높은 소비자 경험 제공 중요 · 몰입도 높은 경험 제공을 위한 HW/SW에 대한 요구는 커지고 있으나, 아직 구현 수준은 미흡한 상황 - 차세대 실감 인터랙션을 위한 HW/SW 핵심 기법 개발 필요
세부사례	<ul style="list-style-type: none"> ① 촉각 인터랙션 <ul style="list-style-type: none"> - 사용자가 느끼는 촉각적 자극까지 제공하고, 원격지 사용자들간 촉각 경험의 공유를 제공 - 인간 감각과 동등한 수준의 촉각 인식 및 전달을 위한 힘, 진동, 전기, 초음파 등 센서 및 알고리즘 혁신 - 사용자가 편리하게 일상 생활에서 사용할 수 있는 수준의 글로브, 슈트 등 착용형 제품 연구 ② 내추럴 의도 인식 및 피드백 결정 <ul style="list-style-type: none"> - 몰입도 향상을 위해 정확한 사용자 의도를 자연스럽게 인식하고, 상황에 적절한 피드백을 제공 - 제스처, 음성, 감정, 생체신호 등의 자연스러운 인식 및 정확한 의도 판단을 위한 센서 및 AI 혁신 - 파악한 사용자 의도 및 상황(사용자, 주변 환경 등)을 고려한 최적의 피드백 결정을 위한 AI 연구

8. 신개념 모바일 헬스

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 모바일 데이터를 활용한 정신건강 측정 및 관리 <ul style="list-style-type: none"> · 터치 이력, 앱 사용 이력 등 Digital Footprint의 분석 · 개인정보 보호 극대화하여 데이터 분석 - 피트니스 큐레이션을 통한 사용자 경험 증대 <ul style="list-style-type: none"> · 홈 트레이닝의 효과 분석 및 사용자 인사이트 제공 · 개인 목표, 운동 이력 및 현 상황에 맞는 운동 조합 추천
세부사례	<ul style="list-style-type: none"> ① Digital Footprint 분석 <ul style="list-style-type: none"> - 정신건강 진단과 관련 있는 새로운 Digital Footprint 발굴 - 개인정보 보호와 더불어 시계열성을 보존하여 분석에 사용할 수 있는 효율적 Data Aggregation - Digital Footprint의 패턴화 및 클러스터링 ② 개인화 된 AI 운동 추천 <ul style="list-style-type: none"> - 사용자가 수행한 운동 센서 정보(심박수 등)를 통한 퀄리티 평가 - 신체 변화 및 만족도에 따른 실시간 개인화 파라미터 최적화 - 신체 정보, 히스토리, 컨텍스트의 embedding 기반한 운동 조합 추천

9. 온라인 소비자 오피니언 분석

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - SNS 등 소비자 게시글 및 콘텐츠를 분석하여 브랜드와 제품의 평판을 평가하는 방법에 대한 다각적이고 체계적인 연구를 통해 브랜드 가치 제고 <ul style="list-style-type: none"> . 경쟁사 브랜드/제품과의 비교 분석을 통한 마케팅 전략 수립 . MZ 세대 lock-in을 위한 트렌드 분석 - 데이터 기반 브랜드 분석 및 온라인상에서의 고객 행동 이해를 통해 당사 온라인 스토어 경쟁력 확보 방안 및 타겟 마케팅 방법론 개발
세부사례	<p>① 소비자 콘텐츠 (text, image, video) 분석 및 평가</p> <ul style="list-style-type: none"> - 다양한 미디어 매체(리뷰, 유튜브, 숏폼비디오 등)의 콘텐츠 분석 → NLP sentiment analysis, Multi-modal video sentiment analysis, Video captioning - 소비자 콘텐츠 분석을 통해 추출한 feature를 이용하여 브랜드 가치 분석 및 평가 → Brand online reputation analysis <p>② Online Store의 고객 행동 분석 및 데이터 기반 마케팅 고도화</p> <ul style="list-style-type: none"> - Online store의 Customer Journey Map 생성 및 분석하고 이를 통해 최적의 고객 경험 제공 - Online store의 고객의 행동을 실시간 및 효율적으로 모니터링하여 고객 맞춤 마케팅 및 고객 이탈 방지 - 고객 기본 정보 및 Online store에서의 고객 행동 정보를 종합적으로 활용한 정밀한 customer segmentation

10. 차량내 탑승자 모니터링 시스템
(Driver/Occupant Monitoring System)

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 운전자/탑승자의 안전과 편의를 위해 카메라/라이다 등 센서와 AI를 활용한 자동차 내부 모니터링 시스템 - 운전자의 안전운전 방해요소 (심리적/신체적 상태)를 모니터링하고 이를 해소할 수 있도록 지원 - 또한 차량내 다양한 맞춤형 서비스/콘텐츠 제공을 위해 운전자/탑승자의 현재 상황(신체, 심리 등)을 이해해 지원
세부사례	<ul style="list-style-type: none"> ① 운전자/탑승자 모니터링용 센서 퓨전 <ul style="list-style-type: none"> - 카메라/라이더/레이더 등 다양한 종류의 센서를 융합하여 생체신호, 행동 특성을 감지 ② 사용자 인지 (얼굴/동공/체형 인식 등) <ul style="list-style-type: none"> - 좌석별 사용자 Identification, 성별/나이 등 인지 ③ 운전자/탑승자 신체 상태 분석 및 행동 감지 AI <ul style="list-style-type: none"> - 운전자/탑승자의 주의산만/좌석위치/제스처 등의 인식 - 생체신호 기반 신체 상태 분석 (피로도, 졸음 등) - 음주/약물복용 등의 감지 ④ 차량용 헬스 기초 연구 (* 지식재산 확보 목적) <ul style="list-style-type: none"> - 주행 환경에 따른 운전자/탑승자 심리 상태 분석 - 차량내 환경 변화에 따른 심리/신체 상태 변화 분석 ⑤ 운전자/탑승자 케어를 위한 차량 환경 자동 제어 AI <ul style="list-style-type: none"> - 스트레스/부주의/졸음 등 안전 운전 방해 요인 저감 - 멀미/피로 등 탑승자의 편의성 저하 요인 저감

11. 차세대 디스플레이

1) 차세대 실감형 입체 영상 디스플레이

구분	주요 내용
활용분야	- (Pseudo) Hologram, Light field
세부사례	① 입체 영상 실시간 렌더링/전송 <ul style="list-style-type: none"> · 실시간 입체 영상 캡처 및 생성 · 高 입체감 표현을 위한 렌더링 <ul style="list-style-type: none"> → Contents CG to 3D 변환 → 실사 to 3D 변환 · 실시간 영상 전송을 위한 압축 또는 영상처리 ② FPD用 입체 영상 구현 <ul style="list-style-type: none"> · 대면적 (TV用), 광시야각 (FoV확장) 가능한 구조 · 자연스러운 입체영상 표시 가능한 Light Field 또는 Hologram · 고 해상도, 고 컬러 구현 으로 두께 5cm 이하 의 Flat Panel 광학/광원

2) 오감 미디어 및 Display

구분	주요 내용
활용분야	- AR/VR등이 가속화된 미래 가상현실 생태계에서의 새로운 경험을 제공하는 신규 Device 및 서비스
세부사례	① 감각을 Capturing 하고 영상내 감각 정보를 Mastering <ul style="list-style-type: none"> - 영상내 물체별 감각정보를 Embedded 하여 감각을 표현하는 새로운 영상의 획득 및 생성 ② 감각정보를 전송하는 Tele-haptic <ul style="list-style-type: none"> - 감각정보를 모델링/압축 하여 원격 전송 ③ 감각 영상을 재현하여 표현하는 Display <ul style="list-style-type: none"> - 영상내 감각정보를 표현할 수 있는 Rendering 및 감각 Display HW 및 SW 포함한 시스템

12. 차세대 통신

1) Digital Twin for Wireless Communications

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Call/Air 알고리즘 설계 - Digital Twin에 기반한 성능 최적화 AI 알고리즘 설계
세부사례	<ul style="list-style-type: none"> ① Unified Channel Simulation <ul style="list-style-type: none"> - Digital Map (Clutter, Satellite, ...) 기반 정교한 Channel Propagation 분석 - Field Data 활용한 신뢰도 보정 ② Unified Data fitting <ul style="list-style-type: none"> - 이동통신망 주요 성능 지표들을 실제 field data 기반으로 fitting - 계절/온도/날씨/시간 정보 및 3D map/ray tracing 기반의 채널 정보 등을 활용한 고속 fitting ③ Unified L2/L3 Protocol Simulation <ul style="list-style-type: none"> - O-RAN Reference Architecture 지원 - L2/L3 주요 기능 모듈화 지원 (모듈별 업데이트가능) - LTE/NR 최신 규격 지원 - Field Data 활용한 신뢰도 보정 ④ Network Traffic Modeling <ul style="list-style-type: none"> - Voice, Video, Data, Interactive Gaming, Hologram image 등 ⑤ Simulation 가속화 ⑥ 대용량 시뮬레이션 (i.e. 100 sector x 5 carrier)

2) Beyond 5G and 6G Communications

구분	주요 내용
활용분야	- 차세대 통신 기지국 및 단말
세부사례	<p>① Terahertz/Sub-Terahertz 대역 통신</p> <ul style="list-style-type: none"> - 저전력 Mlti-Chain RFIC(CMOS), 고이득/효율 PA 방식 고집적 Phased Array 안테나 - 초광대역 ADC/DAC (≥ 5 Gsps) - 초고속 모뎀 및 데이터 패킷 처리 (≥ 20 Gbps) <p>② 차세대 Duplex 및 안테나</p> <ul style="list-style-type: none"> - Full Duplex 지원을 통한 스펙트럼 효율 향상 (Self-interference 완화/제거, Full Duplex 기반의 다중 안테나 수신 알고리즘 등) - 고효율 다중화 이득을 얻을 수 있는 다중 안테나 - 메타물질 기반의 지능형 반사표면을 이용한 QoS 증대(Reconfigurable Intelligent Surface 등) <p>③ AI 통신</p> <ul style="list-style-type: none"> - 5G 이동통신 네트워크 자원의 운용 최적화 및 성능 개선 위한 Network 지능화 AI - AI를 내재화 하여 통신 성능을 혁신적으로 개선하는 차세대 6G 무선 접속 및 네트워크 <p>④ Cloud 친화적 Network 구조</p> <ul style="list-style-type: none"> - 가상화된 무선 접속(vRAN) 장비들과 코어 네트워크 장비들의 구조를 최적화하여 자원 운용에 효율적이고 Cloud 친화적인 네트워크 구조 설계 등

3) 재난 및 위기 상황에서 작동하는 모바일 네트워크

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 재해 재난 및 기후 위기 상황에서 이동통신망이 붕괴되었을 때, 지역망 내에서 미디어 통신 및 긴급 통신 기능 지원 <ul style="list-style-type: none"> · 3GPP 5G 기반의 NPN (Non-public network)에서의 재난 망 연결 - 기기간 직접 연결을 통해 통신 영역을 확대하여 원거리의 이동 통신망과 관제 서버에 연결지원 <ul style="list-style-type: none"> · Multi-Hops 지원하는 UE-to-NW Relay · 위성망과 재난망을 연결하는 사용자 등록 및 연결
세부사례	<ul style="list-style-type: none"> ① 5G NPN 을 기반으로 한 재난통신망 구성 <ul style="list-style-type: none"> - 5G NPN 하의 D2D 및 Mesh 통신 지원 위한 인증 - 5G NPN 하의 AN/CN on Vehicle을 위한 단말 가입/인증 - 5G NPN 과 Satellite 재난 통신망 연동 시 경로 선정 <p>※ NPN: Non-public network 으로 독립으로 운용 가능한 NW</p> ② Multi-hop 을 지원하는 Layer-2, Layer-3 <ul style="list-style-type: none"> - 최적 연결을 위한 Path Selection 및 Relay Node Selection - QoS 요구사항 (e.g., latency*, reliability)를 만족하는 UE relay - 원격 단말의 데이터 손실 없는 경로 변경 <p>※ 참고: U2N Relay U2E latency 요구사항 30 msec (3GPP TS 22.261 Release 17)</p>

13. 모바일 기능성 신소재

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 다양한 모바일 foam factor 변화에 대응하기 위한 기능성 신소재 . 얇고 가벼운 제품을 구현하기 위한 고강성 저비중 금속 소재 . 외부충격에도 쉽게 깨지지 않는 고강성 폴리머 소재 . Display면을 보호할 수 있는 내충격 코팅 소재
세부사례	<ul style="list-style-type: none"> ① 고강성 경량 금속 소재 <ul style="list-style-type: none"> - 비중이 낮으면서도 높은 강도를 가진 금속 소재 . 신규 소재를 활용한 경량 제품 구현 - 성형/가공성 , 비자성 , 컬러 구현 ② 고강성 폴리머 소재 <ul style="list-style-type: none"> - 외부 충격에 강한 Unbreakble 소재 . 낙하, 뒤틀림, 찍힘등에 잘 깨지지 않는 Rigid 한 소재 . Glass 에 근접한 내 Scratch 성능 확보 - 원하는 디자인을 쉽게 구현할 수 있는 성형 가공 ③ 내충격 코팅 소재 <ul style="list-style-type: none"> - Flexible Display 면 보호를 위한 코팅 소재 . 내충격, 내마모, 투명 성능 . 다양한 구동 환경을 견딜 수 있는 유연성 확보 - 박막 코팅막을 고르게 도포할 수 있는 코팅

14. 차세대 센서

1) AI 기반 Image signal processing (알고리즘 및 H/W)

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - AI 영상 처리 알고리즘, HW (ISP), 카메라/센서 설계 - 카메라 시스템은 광학-센서-ISP-알고리즘의 고복잡 순차 시스템이나, System-Level Optimization 부재로, 차세대 카메라 구조, 센서 구조 설계 방법론 한계
세부사례	<p>① AI 영상 처리 알고리즘 적용을 위한 최적 HW 구조 설계</p> <ul style="list-style-type: none"> - AI 알고리즘 - Computing - 메모리 구조 (멀티 카메라 연계, 최적 Precision, 저전력/High-throughput Video 처리 등) <p>② AI 설계 방법론 기반 최적 카메라/센서</p> <ul style="list-style-type: none"> - Deep Optics 등, End-to-end System Optimization 기반 신규 카메라 모듈, 센서 설계 (광학/센서-ISP-알고리즘 Co-Optimization 등) <p>③ 화질 Metric</p> <ul style="list-style-type: none"> - Noise/Structure/Artifact/Perceptual IQ Metric을 포괄, Ultra Low-Light에서 Super Resolution 등에 대응 가능한 화질 Metric 모델링

2) 저조도 개선을 위한 Image 센서

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 이미지 센서는 Mobile, 가전, Automotive, AR/VR 등 다양한 분야에서 중요성이 높아지고 있는 상황 - 저조도 특성 개선과 High Dynamic Range를 위한 Pixel Scheme, 공정/소자, 회로 필요
세부사례	<p>① 저조도 이미지 특성 개선 (Low Noise)</p> <ul style="list-style-type: none"> - RTS, Flicker Noise 등 저주파 Noise 저감을 위한 새로운 소자(SF Transistor) 구조 - Pixel Scheme 및 Multi-sampling, PGA 등 회로 기법을 이용한 Noise 저감 - In-pixel ADC 구현을 위한 Low Noise & Compact Sub-threshold Operation Amplifier <p>② HDR (High Dynamic Range)</p> <ul style="list-style-type: none"> - 새로운 HDR 구현 Pixel Scheme 발굴 <ul style="list-style-type: none"> · 기존 Multi-exposure, Multi-gain, Overflow Cap. 은 DR 확장에 효과적이나, Image Quality 저하와 픽셀 사이즈 이슈 존재 · 이를 해결하기 위한 새로운 HDR 구현 방안 (Pixel Scheme) 발굴 필요 - Digital Pixel Sensor 구조 활용한 HDR 구현 <ul style="list-style-type: none"> · Low-power & Low-noise ADC 회로, 픽셀 소형화를 위한 CIS향 In-pixel Memory, Chip Size 최적화 위한 3D Architecture (ex. Data Flow, Thermal Distribution 등)

3) Image/Object/Gesture인식을 위한 H/W

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - Mobile, Wearable, IoT, Robot 등 적용을 위한 always on 초전력 인식 필요
세부사례	<ul style="list-style-type: none"> ① Ultra Low-power Image Capture <ul style="list-style-type: none"> - Image/Object/Gesture 인식에 특화된 Ultra Low-power Sensor - Capture & Neural Processing을 동시에 Optimize 할 수 있는 Device ② Analog + Digital Neural Network HW <ul style="list-style-type: none"> - Ultra Low-power Image/Object/Gesture 인식을 위해, High Energy Efficiency 필요 Layer는 Analog에서 처리하고, High Precision 필요 Layer는 Digital에서 처리하는 등의 Mixed Neural Network System ③ Multi-stage <ul style="list-style-type: none"> - Cascading 기법으로 Detection/Recognition을 진행하면 전체적인 System Energy를 Optimize할 수 있을 것으로 보고, 이에 필요한 Architecture + Algorithm Co-optimization 하는 기법

4) 차량용 SoC 설계

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 자동차의 Smart Device화 및 자율 주행 차량 시장 확대 - 이를 위한 차량용 Infotainment SoC와 ADAS SoC 필요
세부사례	<ul style="list-style-type: none"> ① System Modeling 및 Performance Simulation <ul style="list-style-type: none"> - 제품 개발 전 필요한 Spec을 만족하기 위한 System을 미리 Modeling 하고, Application Level의 성능평가를 위한 Simulation ② SoC Safety 환경 구축 <ul style="list-style-type: none"> - Fault-campaign Platform 구축 - ASIL-D Grade 확보 - 주행 환경을 고려한 DVFS 및 Thermal Management - 동작 중 SoC Health를 진단 ③ Multi-chip 연결 <ul style="list-style-type: none"> - 4개 이상의 Chip을 CCIX나 CXL을 통해 하나의 Coherent System으로 연결 - 주행 환경에서 Chip 간 고속 Interface의 안정성 확보 ④ 설계 목표에 따른 구현 최적화 <ul style="list-style-type: none"> - 동일 설계물(RTL)로부터 Highend 제품은 Power, Area를 소모하여 성능 극대화하고, Volume 제품은 성능은 낮추고 Area 최소화 하는 등 여러 Segment용 SoC 제품을 만들어 낼 수 있는 Backend - AI 기반의 Backend 최적화

15. 차세대 배터리

1) 반고체전지

구분	주요 내용
활용분야	- 전기차, Drone, UAM, Robot, ESS 등 적용 가능
세부사례	<p>① 안전성 향상 및 해석</p> <ul style="list-style-type: none"> - 고체전해질과 액체전해질이 혼합 적용되어 LIB 대비 안전성 개선 가능하나, 전고체전지 대비 개선 한계 → 액체전해질 혼합 적용하여도 충분히 안전성 확보가 가능함을 증명하는 해석 필요 <p>② 고체전해질-액체전해질 간 리튬이온 이동 분석</p> <ul style="list-style-type: none"> - 고체전해질과 액체전해질, 극판에서 리튬이온의 원활한 이동을 통해 전지 성능 확보 필요 → 고체전해질-액체전해질 간 리튬이온 이동 원리 규명 필요 <p>③ 고체전해질과 액체전해질 혼합 적용</p> <ul style="list-style-type: none"> - 액체전해질 적용 시 SEI 생성되나, 고체전해질과의 상호작용 등 영향 불분명 → 고체전해질-액체전해질 SEI 및 부반응 분석 필요 <p>④ 에너지밀도 향상</p> <ul style="list-style-type: none"> - 고용량의 리튬금속 음극 적용이 필요하나, 리튬금속은 액체전해질과 함께 적용 시 침상리튬 형성하여 부반응 발생시켜 수명 확보 어려움 → 침상리튬 형성 억제 필요

2) 차세대전지 (리튬황/나트륨/리튬공기)

구분	주요 내용
활용 분야	- 전기차, Drone, UAM, Robot, ESS 등 적용 가능
세부사례	<p>- 리튬황전지, 나트륨전지, 리튬공기전지 등</p> <p>① 리튬황전지: 용량이 높고 생산량이 풍부한 황을 양극 활물질로 이용하여 중량당 에너지밀도가 우수한 전지 (現 LIB 대비 1.5배)</p> <ul style="list-style-type: none"> · 충방전 中 양극에서 형성한 Polysulfide, 음극에서 형성한 침상리튬이 부반응을 발생시켜 수명 확보 어려움 <p>→ Polysulfide 용출 및 확산 억제, 도전성 향상, 전극 Swelling/Cracking 완화 기법 필요</p> <p>② 나트륨전지: 매장량이 풍부한 저가의 나트륨을 양극 활물질로 사용하여 가격 절감 가능한 전지</p> <ul style="list-style-type: none"> · 활물질의 용량 및 작동 전압이 낮아 에너지밀도가 낮음 <p>→ Li 이온 대비 직경이 큰 Na 이온의 삽입/탈리가 용이한 신규 고용량 양극 및 음극 소재 개발 필요</p> <p>③ 리튬공기전지: 대기 중 산소를 양극, 리튬금속을 음극 활물질로 사용하여 높은 이론 에너지밀도를 갖는 전지</p> <ul style="list-style-type: none"> · 양극 부반응 및 침상리튬 형성되어 수명 확보 어려움 <p>→ 수명 확보를 위한 양극 및 양극 전해질 소재, 침상리튬 형성 억제 필요</p>

16. 차세대 가전 혁신 소재

구분	주요 내용
활용분야	- 고효율 에너지 및 고성능 구동
세부사례	<p>① 소재 열전도도 제어</p> <ul style="list-style-type: none"> · 최저 열전도도 제어 <ul style="list-style-type: none"> → Rigid Urethane Foam의 최저 열전도도를 위한 친환경 발포 소재(발포 Gas, 핵제, 촉매 등) 및 공정 · 고효율 및 고내구성(고강도) Peltier 열전 소자 <ul style="list-style-type: none"> → 전기전도도 ↑, 열전도도 ↓ 세계 최고 수준의 냉각용 열전 소자 상용화 <p>② 고효율 모터용 소재 및 시스템</p> <ul style="list-style-type: none"> · CNT, Graphen 등 저차원 소재 등을 활용한 고성능 자석 대체 소재 및 모터 구동 시스템 설계 <p>③ 모터용 Cu Wire 대체 고전류 용량 소재 및 가공</p> <ul style="list-style-type: none"> · High Current Carrying Capacity를 갖는 Cu Wire 대체 Nano 소재 및 Motor에 적용을 위한 가공 · 소재, 가공, electric insulation 피복 및 Welding

17. 차세대 바이오 치료제

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 기존 바이러스 유전자 치료제 및 mRNA 유전자 치료제의 한계를 극복할 수 있는 차세대 유전자 치료제 등 단클론항체 치료제를 넘어선 차세대 바이오 치료제 개발 관련 기술 - 다중항체, 유전자치료제, 세포-유전자치료제 등 차세대 바이오 치료제 물질 후보 발굴 뿐만 아니라 목적 지향적 약물 전달 기술 등 당 분야 관련 기술
세부사례	<ol style="list-style-type: none"> ① 기존 바이러스성 벡터 기반 유전자 치료제의 한계를 극복한 기술 <ul style="list-style-type: none"> - AAV 의약품의 반복 투여 또는 re-dosing needs를 만족하는 면역원성 극복 기술 - 숙주 세포 염색체에 삽입되지 않으면서 치료유전자를 장기간 발현할 수 있는 기술 - 미토콘드리아 질환을 치료할 수 있는 유전자 치료제 - 타겟 장기 특이적으로 치료 효과를 거둘 수 있는 유전자 치료 기술 ② 기존 mRNA 유전자 치료제의 한계를 극복한 기술 <ul style="list-style-type: none"> - LNP, Lipoplex, exosome 등 신규 shuttle 기술 (in-vivo stability 개선, PK 개선, toxicity 및 immunogenicity 개선, tropism 개선 등) - 기존 circular RNA의 한계점을 극복하는 신규 기술 - organ/tissue-specific expression 기술 - mRNA 등 유전자로부터 최적의 치료용 단백질을 합성할 수 있게 도와주는 프로그램 개발 및 연구(Codon 최적화 기술 등 최적 mRNA cassette design 방법 또는 그 결과물)

- ③ 뇌질환에 대해 기존 치료제(화학합성 의약품 등)의 한계를 극복할 수 있는 차세대 유전자 치료제 개발
- 퇴행성 또는 난치성 뇌질환(예. 알츠하이머, 헌팅턴, 자폐증)의 진행을 늦추거나 개선할 수 있는 유전자 치료제 기술
 - 뇌로 유전자 치료제를 효과적으로 전달할 수 있는 기술(뇌에 직접 주사는 제외)
 - 뇌에서 특이적으로 치료유전자를 발현할 수 있는 기술
- ④ DNA/RNA/Epigenome 대상 유전자 편집 기술
- 차세대 유전자 치료 타겟 세포를 제조 및 변형시킬 수 있는 기본적인 gene engineering 기술들 (예: CRISPR/Cas9, 10, 13 등)
- ⑤ 기존 세포 치료제의 한계를 극복한 기술
- off-the-shelf cell therapy가 가능한 ex-vivo engineered cell 개발 기술 (CAR-NK, $\gamma\delta$ -T cell 등)
 - iPSC 기술을 이용한 off-the-shelf cell replacement therapy 개발 기술
- ⑥ 신규 혁신 biologics 개발
- 항암, 자가면역, CNS 질환 등 주요 질환 치료를 위한 신규 개념의 multi-specific antibody 또는 ADC 등 antibody derivatives 기술 및 후보물질
 - in-vivo immune cell reprogramming 관련 기술

18. 바이오 치료제 생산을 위한 공정

구분	주요 내용
활용분야	<ul style="list-style-type: none"> - 차세대 바이오 치료제 생산을 위한 최적 공정 기술 개발 · 現 AAV 생산성 한계 극복, viral vector 생산, mRNA 분리 정제 기술 등
세부사례	<p>① 기존 바이러스성 벡터 기반 유전자 치료제 생산 공정 기술</p> <ul style="list-style-type: none"> - Current AAV 생산성 한계를 극복하는 신규 생산공정 기술 - 의약품 용 viral vector 생산을 위한 기존 공정 대비 고효율 방법 (신규 helper system, 고효율 host cell engineering 등) <p>② 기존 mRNA 기반 유전자 치료제 생산 공정 기술</p> <ul style="list-style-type: none"> - 의약품용 mRNA 생산을 위한 고 생산성/lower risk IVT 및 분리정제 기술 - 생산 효율 향상 등 공정개선을 위한 신규 필수 소재 개발 (high-temperature RNA polymerase, new pseudo-nucleotide, new 5'-cap molecule 등) <p>③ 기타</p> <ul style="list-style-type: none"> - 유전자 편집 기술 도입을 통한 유효성 및 생산성 극대화 기술 개발 - 세포 분리 및 배양/증식 최적화를 통해 치료제 생산 효율을 극대화 시킬 수 있는 공정기술 개발

- 이 상 -